# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPL	LICATION OF: Takashi FU	JJIMURA	GAU:		
SERIAL NO	:NEW APPLICATION		EXAMINER:		
FILED:	HEREWITH				
FOR:	METHOD OF MANUFACTURING THIN FILM TRANSISTOR, METHOD OF MANUFACTURING FLAT PANEL DISPLAY, THIN FILM TRANSISTOR, AND FLAT PANEL DISPLAY				
		REQUEST FOR PRICE	ORITY		
	ONER FOR PATENTS RIA, VIRGINIA 22313				
SIR:					
	efit of the filing date of U.S ns of <b>35 U.S.C. §120</b> .	. Application Serial Number	, filed	, is claimed pursuant to the	
☐ Full benefit of the filing date(s) of I §119(e):		J.S. Provisional Application(s)  Application No.		pursuant to the provisions of 35 U.S.C. Filed	
	nts claim any right to priorisions of 35 U.S.C. §119, a		ations to w	hich they may be entitled pursuant to	
In the matter	of the above-identified app	olication for patent, notice is he	ereby given	that the applicants claim as priority:	
COUNTRY Japan		APPLICATION NUMBER 2002-220911		MONTH/DAY/YEAR July 30, 2002	
	oies of the corresponding Coubmitted herewith	onvention Application(s)			
☐ will be submitted prior to payment of the Final Fee					
☐ were filed in prior application Serial No. filed					
were submitted to the International Bureau in PCT Application Number  Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.					
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and					
☐ (B) Application Serial No.(s)					
are submitted herewith					
will be submitted prior to payment of the Final Fee					
			Respectfu	lly Submitted,	
			,	SPIVAK, McCLELLAND, NEUSTADT, P.C.	
			Marvin J	•	
228	50		Registratio	on No. 24,913 nes D. Hamilton	
			Jai	noo D. Hallilloll	

Registration No. 28,421

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 7月30日

出願番号

Application Number:

特願2002-220911

[ ST.10/C ]:

[JP2002-220911]

出 顏 人
Applicant(s):

株式会社東芝

2003年 4月25日

特 許 庁 長 官 Commissioner, Japan Patent Office



#### 特2002-220911

【書類名】

特許願

【整理番号】

13650301

【提出日】

平成14年 7月30日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 29/78

【発明の名称】

薄膜トランジスタの製造方法、平面表示装置の製造方法

、薄膜トランジスタ及び平面表示装置

【請求項の数】

7

【発明者】

【住所又は居所】 埼玉県深谷市幡羅町一丁目9番地2 株式会社東芝 深

谷工場内

【氏名】

藤 村 尚

【特許出願人】

【識別番号】

000003078

【住所又は居所】

東京都港区芝浦一丁目1番1号

【氏名又は名称】

株式会社 東 芝

【代理人】

【識別番号】

100075812

【弁理士】

【氏名又は名称】

武 賢 次

【選任した代理人】

【識別番号】

100088889

【弁理士】

【氏名又は名称】 橘 谷 英 俊

【選任した代理人】

【識別番号】

100082991

【弁理士】

【氏名又は名称】 佐 藤 泰 和

【選任した代理人】

【識別番号】 100096921

【弁理士】

【氏名又は名称】 吉 元 弘

【選任した代理人】

【識別番号】 100103263

【弁理士】

【氏名又は名称】 川 崎 康

【手数料の表示】

【予納台帳番号】 087654

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

#### 【書類名】 明細書

【発明の名称】 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置

#### 【特許請求の範囲】

#### 【請求項1】

薄膜トランジスタの製造方法において、

薄膜トランジスタの半導体領域に不純物を打ち込む工程と、

この後に、塗布法により絶縁膜を成膜する成膜工程と、

塗布した前記絶縁膜を焼成することにより、前記不純物の活性化と前記絶縁膜の焼成を1つの工程で行う熱処理工程と、

を備えることを特徴とする薄膜トランジスタの製造方法。

# 【請求項2】

前記成膜工程の前に、前記半導体領域からの水素の脱離を防ぐ脱離防止膜を成 膜する第2成膜工程を、さらに備えることを特徴とする請求項1に記載の薄膜ト ランジスタの製造方法。

#### 【請求項3】

前記脱離防止膜として窒化珪素膜を用いて前記第2成膜工程を実施することを 特徴とする請求項2に記載の薄膜トランジスタの製造方法。

#### 【請求項4】

薄膜トランジスタの半導体領域と、

この半導体領域を覆うゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲートと、

不純物の打ち込みにより前記半導体領域に形成されたソース・ドレイン領域と

これらを覆うように塗布法により塗布されて焼成された絶縁膜と、

を備えることを特徴とする薄膜トランジスタ。

#### 【請求項5】

前記絶縁膜の下地層としての層であって、前記半導体層からの水素の脱離を防ぐ脱離防止膜をさらに備えることを特徴とする請求項4に記載の薄膜トランジス

タ。

#### 【請求項6】

薄膜トランジスタを備える平面表示装置の製造方法において、

前記薄膜トランジスタを、

薄膜トランジスタの半導体領域に不純物を打ち込む工程と、

この後に、塗布法により絶縁膜を成膜する成膜工程と、

塗布した前記絶縁膜を焼成することにより、前記不純物の活性化と前記絶縁膜の 焼成を1つの工程で行う熱処理工程と、

によって製造する

ことを特徴とする平面表示装置の製造方法。

【請求項7】

薄膜トランジスタを備える平面表示装置であって、

この薄膜トランジスタは、

薄膜トランジスタの半導体領域と、

この半導体領域を覆うゲート絶縁膜と、

このゲート絶縁膜上に形成されたゲートと、

不純物の打ち込みにより前記半導体領域に形成されたソース・ドレイン領域と、

これらを覆うように塗布法により塗布されて焼成された絶縁膜と、

を備えるものとして構成されている

ことを特徴とする平面表示装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置の製造方法に関する。

[0002]

【従来の技術】

近年、多結晶シリコン膜を用いた高精細液晶ディスプレイや周辺回路を同一基板上に形成した駆動回路一体型の液晶表示装置(TFT-LCD)の研究開発が

盛んになっている。

[0003]

この駆動回路一体型のTFT-LCDの一般的な製造方法は以下の通りである

[0004]

まず、TFTのチャネル層を形成するために、基板上に、非晶質シリコン(a - Si) 膜をCVD法を用いて成膜する。TFTの特性を向上させるためにエキ シマレーザなどのエネルギービームによってa-Si膜をアニールして、多結晶 シリコン(p-Si)膜とする。このp-Si膜を、フォトリソグラフィ工程及 びエッチング工程を経て任意の形状にパターニングしたのちに、p-Si膜を覆 うようにして、ゲート絶縁膜を、CVD法により、成膜する。次に、ゲート絶縁 膜上にゲート電極となる金属を成膜し、これをパターニングして、ゲート電極と する。次に、ゲート電極をマスクとして、不純物(ボロンもしくはリン)をp-Si膜に打ち込む。次に、打ち込まれた不純物を熱アニールにより活性化させて 、ソース領域とドレイン領域とを形成する。次に、ゲート電極等を覆うようにし て、層間絶縁膜をCVD法により成膜する。次に、層間絶縁膜をエッチングして 、ソース領域及びドレイン領域へ通じるコンタクトホールをそれぞれ形成する。 次に、信号線等となる金属を成膜、パターニングして、ソース領域及びドレイン 領域へのコンタクトホールを通してつながるソース電極及びドレイン電極を形成 するとともに、ソース電極と電気的に接続された信号線等を層間絶縁膜上に形成 するなどして、駆動回路一体型のTFT-LCDを完成させる。

[0005]

【発明が解決しようとする課題】

前記周辺回路の集積度を上げるために、上記信号線等の配線のさらなる微細化が要求される。しかし、特に、TFT部分は、上記から分かるように、様々な層を積層して形成されており、配線の微細化は、段差部を乗り越える箇所で断線を引き起こす確率を増大させ、歩留の低下を引き起こす。

[0006]

これに対する対策として、層間絶縁膜をコーターで塗布する方法(塗布法)が

開発されている。この手法によれば層間絶縁膜の表面を平坦化することができるので、配線の下地層の段差部がなくなり、断線を防止することが可能である。しかし、上記塗布法によりコーターを用いて層間絶縁膜を形成する場合には、400℃前後の焼成が必要となる。このため、上記従来技術で述べたところから分かるように、不純物の活性化工程と、本焼成工程と、2つの熱処理工程が必要となる。一般に、熱処理工程では、基板が膨張収縮するため、積層膜中にクラック等が発生する可能性がある。即ち、熱処理工程の増加は、不良発生の機会を増加させることになる。また、当然ながら、生産性の低下に直結する。

#### [0007]

本発明は、上記問題点に鑑みてなされたものであり、熱工程を増加させることのない薄膜トランジスタの製造方法、平面表示装置の製造方法を提供することを目的とする。さらに、本発明は、クラック等による不良を極力少なくさせた薄膜トランジスタ及び平面表示装置を提供することを目的とする。

#### [0008]

#### 【課題を解決するための手段】

本発明の薄膜トランジスタの製造方法は、薄膜トランジスタの製造方法において、薄膜トランジスタの半導体領域に不純物を打ち込む工程と、この後に、塗布 法により絶縁膜を成膜する成膜工程と、塗布した前記絶縁膜を焼成することにより、前記不純物の活性化と前記絶縁膜の焼成を1つの工程で行う熱処理工程と、 を備えるものとして構成される。

#### [0009]

本発明の薄膜トランジスタは、薄膜トランジスタの半導体領域と、この半導体 領域を覆うゲート絶縁膜と、このゲート絶縁膜上に形成されたゲートと、不純物 の打ち込みにより前記半導体領域に形成されたソース・ドレイン領域と、これら を覆うように塗布法により塗布されて焼成された絶縁膜と、を備えるものとして 構成される。

#### [0010]

本発明の平面表示装置の製造方法は、薄膜トランジスタを備える平面表示装置の製造方法において、前記薄膜トランジスタを、薄膜トランジスタの半導体領域

に不純物を打ち込む工程と、この後に、塗布法により絶縁膜を成膜する成膜工程と、塗布した前記絶縁膜を焼成することにより、前記不純物の活性化と前記絶縁膜の焼成を1つの工程で行う熱処理工程とによって製造するものとして構成される。

#### [0011]

本発明の平面表示装置は、薄膜トランジスタを備える平面表示装置であって、この薄膜トランジスタは、薄膜トランジスタの半導体領域と、この半導体領域を 覆うゲート絶縁膜と、このゲート絶縁膜上に形成されたゲートと、不純物の打ち 込みにより前記半導体領域に形成されたソース・ドレイン領域と、これらを覆う ように塗布法により塗布されて焼成された絶縁膜と、を備えることを特徴とする

# [0012]

# 【発明の実施の形態】

先ず、本発明の平面表示装置の製造方法によって製造しようとする液晶表示装置について簡単に説明する。

#### [0013]

この液晶表示装置は、高精細液晶ディスプレイや周辺回路を同一基板上に形成した駆動回路一体型の液晶表示装置(TFT-LCD)であり、その一例におけるTFT部分が図2(b)に示される。

#### [0014]

即ち、絶縁基板1上にアンダーコート層2を介して、チャネル層となる多結晶シリコン膜3bが形成されている。この多結晶シリコン膜3bの上方にはゲート絶縁膜4を介してゲート電極5が形成されている。さらに、この多結晶シリコン膜3bの両側にソース・ドレイン領域3c、3dが形成されている。これらソース・ドレイン領域3c、3dには、前記ゲート絶縁膜4及び層間絶縁膜6bを通ずるソース・ドレイン電極8a、8bが接続されている。7a、7bはコンタクトホールである。

#### [0015]

以下、図面を参照しながら、本発明の平面表示装置の製造方法の一実施の形態

を説明する。

[0016]

図1(a)-(c)及び図2(a)、(b)は、本発明の第1の実施形態としての薄膜トランジスタ(第1のTFT)の製造工程の断面図である。

[0017]

この第1のTFTは、TFT-LCDのアレイ基板の各画素部に対応して形成されるTFT、あるいはアレイ基板の周辺回路に作り込まれるTFTである。

[0018]

以下、第1のTFTを製造する工程について詳しく説明する。

[0019]

まず、図1(a)から分かるように、例えば、縦400mm×横500mmの大きさの、無アルカリガラスからなる絶縁基板1上にアンダーコート層2を形成する。アンダーコート層2は、シリコン窒化膜(SiN膜)と、シリコン酸化膜(SiO2膜)とを、プラズマCVD法により順次成膜した2層構造のものである。次いで、アンダーコート層2上に、例えば、50nmの厚さの非晶質シリコン膜3aを形成する。その後、500℃で1時間のアニールを行い、非晶質シリコン膜3a内の水素濃度を低減させる。次いで、例えば、波長308nm(X e C 1)のエキシマレーザを用いて、非晶質シリコン膜3aをアニールして、多結晶シリコン膜3bとする。結晶化するためのレーザビームは、X f f f f なでもかまわない。

[0020]

次に、図1(b)から分かるように、多結晶シリコン膜3bを島状にパターニングした後、シリコン酸化膜( $SiO_2$ )からなるゲート絶縁膜4を、多結晶シリコン膜3bを覆うようにして、プラズマCVD法により成膜する。

[0021]

次に、図1(c)から分かるように、燐などをドープした多結晶シリコン膜を、ゲート絶縁膜4上の全面に成膜してパターニングし、ゲート電極5を形成する。また、ゲート電極5の形成と同時に、ゲート線や補助容量線なども形成する。ゲート電極5の材料としては、多結晶シリコン膜の他、モリブデン(Mo)やタ

ンタル (Ta) 等の高融点金属を用いてもよい。次いで、イオンドーピング法を用いてドーパント (不純物)をゲート電極5をマスクとして自己整合的に多結晶シリコン膜3bに打ち込んで、ソース・ドレイン領域3c、3dを形成する。次いで、多結晶シリコン膜3bのダングリングボンドを終端するべく、プラズマCVD法を用いて水素プラズマ処理を行う。

#### [0022]

次に、図2(a)から分かるように、シリコン原子及び酸素原子(Si-O)を主成分とする層間絶縁膜6aを、ゲート電極5を覆うようにして、コーターにより塗布する(塗布法)。層間絶縁膜6aとしては、有機絶縁材料あるいは無機絶縁材料を用いることができる。この後、多結晶シリコン層3bに打ち込まれた不純物を活性化させると同時に、層間絶縁膜6aを焼成するべく、例えば、350、400、450、500℃のいずれかで1時間の熱処理を行う。つまり、不純物を活性化させる工程と層間絶縁膜6aを焼成する工程とを同一の熱処理にて併せて行う。この焼成温度はイオンドーピングの打ち込み条件に応じて決められる。その理由は、焼成温度が低いほど活性化率が悪くなるためである。このような焼成により、図2(b)から分かるように、最終的に、ソース・ドレイン領域3c、3dが形成されるとともに、層間絶縁膜6bが焼成形成される。つまり、TFTの形成と層間絶縁膜の形成とが同時に行われる。このようにすることで、1回の熱処理工程で、つまり、CVD法を用いる場合と比べても、熱処理工程を増加させることなく、層間絶縁膜を最終的に形成することができる。

#### [0023]

次に、図2(b)から分かるように、層間絶縁膜6bの表面にソース・ドレイン領域3c、3dへのコンタクトホール7a及びコンタクトホール7bを形成する。次に、アルミニウム(A1)からなる金属を、スパッタにより、コンタクトホール7a、7b内に埋め込むと共に、層間絶縁膜6b上に成膜する。この後、この金属の層間絶縁膜6b上に成膜された部分をパターニングする。これによって、図2(b)に示すように、コンタクトホール7a、7bを介してソース・ドレイン領域3c、3dにつながるソース・ドレイン電極8a、8bが形成される。このとき、当然、信号線等の配線(図示せず)も層間絶縁膜6b上に形成され

る。

#### [0024]

図3は、不純物の活性化工程と層間絶縁膜の焼成工程との2つの工程を兼ねた熱処理工程を、上述のように、それぞれ350℃、400℃、450℃、500℃の熱処理温度において1時間行ったときの、各熱処理温度とシート抵抗との関係を示すグラフである。このグラフは、本発明者による実際の実験結果に基づいて作成されたものである。このグラフの縦軸に表されるシート抵抗値は、前記第1のTFTのチャネル部において測定したものであり、低いほどよいのは当然である。なお、上述のように、熱処理温度が低いほど不純物の活性化率が低くなることが予想されるため、それに合わせてイオンドーピングの打ち込み条件を各熱処理温度に対応させそれぞれ変化させている。

# [0025]

図3のシート抵抗値を示すグラフ11D~11Aから分かるように、熱処理温度が500℃、450℃、400℃、350℃と低くなるにつれて、シート抵抗は高くなった。ここで、350℃の場合は、グラフ11Aに示すように、シート抵抗値が、ほぼ7000(Ω/сm2)以下となった。これは、十分実用に供し得る値である。このことは、以下のことを示している。即ち、上記不純物の活性化や層間絶縁膜の焼成の熱処理においてクラック等の不良を確実に防ぐには熱処理温度は低いことが望ましい。而して、このような低温の熱処理でも実用に供することのできるシート抵抗値のTFTを得ることができる。なお、不純物打込時におけるイオンドーピングの加速電圧、ゲート絶縁膜4の膜厚、その他、多結晶シリコン膜3bの膜厚などを最適にすることにより、グラフ11Aに示される350℃の熱処理におけるシート抵抗値をさらに下げることができる。

#### [0026]

次に、上記実施の形態の効果を確認するために、比較例を以下に述べる。即ち、不純物を活性化させる工程と層間絶縁膜を焼成する工程の2つの熱処理工程とを併せて行わずに、それぞれ別個に行ったときのシート抵抗値を記す。具体的には、イオンドーピング法により多結晶シリコン膜にドーパントを打ち込んだ後、500℃で1時間、不純物を活性化させる工程を行い、さらに、この後、400

 $\mathbb C$ で1時間、層間絶縁膜を焼成する工程を行った。このときのシート抵抗値は約2200 ( $\Omega$  / c m  $^2$ ) であった。このことから、本実施形態の効果が確認された。

[0027]

以上のように、本発明の第1の実施形態によれば、多結晶シリコン層に打ち込んだ不純物を活性化させる工程と、層間絶縁膜を焼成する工程とを、同一の熱処理工程として1工程で行うようにしたので、各積層膜中においてクラック等の不良が生じるのを可及的に防ぎつつ、塗布法を用いて層間絶縁膜を形成することができる。

[0028]

図4及び図5は、本発明の第2の実施形態に係り、異なるTFT(第2のTFT)の製造工程の断面図である。図4、図5において、図1及び図2に示されるのと同等部分には同一の符号を付して説明を省略してある。この第2の実施形態が第1の実施形態と異なるところは、上記層間絶縁膜の下地層としてシリコン窒化膜を形成する点にある。

[0029]

以下、第2のTFTを製造する工程について詳しく説明する。

[0030]

まず、図4(a)は、前述の図1(c)と同じ工程を示す。即ち、第1の実施 形態における図1(a)、(b)の工程を経て、図4(a)に示すように、ゲー ト電極5をマスクとして自己整合的に多結晶シリコン層3bに不純物を打ち込み 、ソース・ドレイン領域を形成する。

[0031]

次に、図4(b)から分かるように、多結晶シリコン膜3bのダングリングボンドを終端するべく、プラズマCVD法を用いて水素プラズマ処理を行う。その後、図4(b)に示すように、ゲート電極5を覆うようにしてシリコン窒化膜(SiN膜)15を例えば200nm成膜する。

[0032]

次に、図4(c)から分かるように、シリコン窒化膜15上の全面に亘って層

間絶縁膜16aを塗布する。この後、多結晶シリコン層3bに打ち込まれた不純物を活性化させる工程と、層間絶縁膜16aを焼成する工程とを、同一工程として行うべく400℃-1時間の熱処理を行う。これによって、図5に示すように、多結晶シリコン層3bにソース・ドレイン領域3c、3dが最終的に形成されるとともに、層間絶縁膜16bが最終的に焼成形成される。

#### [0033]

この後は、第1の実施形態と同様にして、図5に示すように多結晶シリコンT FTが得られる。即ち、図5から分かるように、層間絶縁膜16bをエッチングし、ソース・ドレイン領域3c、3dへのコンタクトホール17a、17bとをそれぞれ形成する。次いで、アルミニウムからなる、ソース・ドレイン電極18a、18bを形成する。

#### [0034]

図6は、本発明者が実際に、この第2の実施形態によって製造した第2のTFTと、上記第1の実施形態によって製造した第1のTFTのそれぞれにおけるオン電流値(ドレイン電流値)を示したグラフである。ちなみに、オン電流値は大きいほどよいのは当然である。

# [0035]

図6のグラフ20aに示すように、シリコン窒化膜を有する第2のTFTのオン電流値1.  $2\times10^{-4}$  (A) は、グラフ20bに示されるシリコン窒化膜を有さない第1のTFTのオン電流値1.  $0\times10^{-4}$  (A) よりも大きい。この理由は以下の通りである。

#### [0036]

即ち、図2(b)から分かるように、層間絶縁膜6bの下に、つまり多結晶シリコン膜3b上にシリコン窒化膜が形成されていないときは、多結晶シリコン膜3bのダングリングボンドを終端している水素が、上記400℃の焼成アニール (熱処理工程)において脱離してしまう。即ち、多結晶シリコン膜3bのダングリングボンドを終端している水素が、上層の層間絶縁膜6bを介して外部へ離脱してしまう。これにより、チャネル中を移動する電子が途中でトラップされ、オン電流が低下すると考えられる。

[0037]

一方、図5から分かるように、多結晶シリコン膜3b上にシリコン窒化膜15が形成されているときは、シリコン窒化膜15がキャップ層として多結晶シリコン膜3b中の水素を脱離させないように機能する。さらに、シリコン窒化膜15には膜中に多くの水素が含まれており、この水素が多結晶シリコン膜3bに拡散して、多結晶シリコン膜3bのダングリングボンドをさらに終端する。それ故、シリコン窒化膜を有している第2のTFTは、シリコン窒化膜を有していない第1のTFTに比べて、多結晶シリコン層3b中を移動させられている電子が上記ダングリングボンドによってトラップされにくくなる。即ち、図6からも分かるように、第2のTFTの方が第1のTFTよりもオン電流値が大きくなる。

[0038]

以上のように、本発明の第2の実施形態によれば、多結晶シリコン層と層間絶縁膜との間にキャップ層としてのシリコン窒化膜を設けたので、多結晶シリコン層中から、ダングリングボンドを終端している水素が脱離するのを防ぐことができる。また、シリコン窒化膜中に含まれる水素が多結晶シリコン層に拡散するので、これにより多結晶シリコン層のダングリングボンドを一層に終端することができ、これにより、オン電流値の大きなTFTを形成することができる。

[0039]

上記本発明の第1の実施形態及び本発明の第2の実施形態においては、本発明の平面表示装置の製造方法を液晶表示装置に適用する例を示したが、有機EL表示装置にも適用することができる。

[0040]

【発明の効果】

本発明によれば、半導体層に打ち込んだ不純物の活性化と、塗布された層間絶縁膜の焼成とを1つの熱処理工程によって併せて行うようにしたので、全体としての熱処理工程を減少させることができ、これにより、基板上の各積層膜中にクラック等の不良の発生を極力抑制しつつ、塗布法による層間絶縁膜を形成することができる。

【図面の簡単な説明】

# 【図1】

本発明の一実施の形態としての第1のTFTの製造工程の途中までを示す断面 図である。

#### 【図2】

本発明の一実施の形態としての、図1に続く第1のTFTの製造工程を示す断面図である。

### 【図3】

不純物の活性化と層間絶縁膜の焼成とを、1つの熱処理工程により行ったときの、熱処理温度とシート抵抗との関係を示すグラフである。

# 【図4】

本発明の別の実施の形態としての第2のTFTの製造工程を途中まで示す断面 図である。

#### 【図5】

本発明の前記別の実施の形態としての、図4に続く第2のTFTの製造工程を 示す断面図である。

#### 【図6】

前記第1のTFTと前記第2のTFTとのそれぞれのオン電流値を比較して示したグラフである。

# 【符号の説明】

- 1 絶縁基板
- 2 アンダーコート層
- 3 a 非結晶シリコン膜
- 3 b 多結晶シリコン膜
- 3 c、3 d ソース・ドレイン領域
- 4 ゲート絶縁膜
- 5 ゲート電極
- 6 a、16 a 層間絶縁膜
- 6 b、16 b 層間絶縁膜
- 7a、7b、17a、17b コンタクトホール

# 特2002-220911


8 a、18 a ソース・ドレイン電極


8 b、1 8 b ソース・ドレイン電極

15 シリコン窒化膜


# 【書類名】 図面

# 【図1】







# 不純物打ち込み




【図2】




【図3】




【図4】



【図5】



【図6】



【書類名】 要約書

【要約】

【課題】 熱工程を増加させることのなく薄膜トランジスタ及び平面表示装置を 製造する。また、クラック等による不良を極力少なくさせた薄膜トランジスタ及 び平面表示装置を提供する。

【解決手段】 薄膜トランジスタの半導体領域に不純物を打ち込み、この後に、塗布法により絶縁膜を成膜し、前記不純物の活性化と前記絶縁膜の焼成を1つの熱処理工程として行って薄膜トランジスタ及び平面表示装置を製造する。また、薄膜トランジスタの半導体領域と、この半導体領域を覆うゲート絶縁膜と、このゲート絶縁膜上に形成されたゲートと、不純物の打ち込みにより前記半導体領域に形成されたソース・ドレイン領域と、これらを覆うように塗布法により塗布されて焼成された絶縁膜と、を備えるものとして薄膜トランジスタを構成する。また、このような薄膜トランジスタを備えるものとして平面表示装置を構成する。

【選択図】 図2

# 出願人履歴情報

識別番号

[000003078]

1. 変更年月日 2001年 7月 2日

[変更理由] 住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝